

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	3
ИСХОДНЫЕ ДАННЫЕ.....	5
1 РАЗРАБОТКА АРХИТЕКТУРЫ СПЕЦИАЛИЗИРОВАННОГО КОМПЬЮТЕРА	6
1.1 Анализ известных реализаций спецкомпьютеров, критика аналогов проектируемой системы, формулирование требований к разрабатываемому компьютеру	6
1.2 Проектирование алгоритмов, выбор состава макроопераций и программирование задач	7
1.3 Проектирование ЗУ микрокомпьютера	16
1.4. Разработка обобщенной структуры компьютера на основе системы команд.....	21
2 ПРОЕКТИРОВАНИЕ ОСНОВНЫХ СТРУКТУРНЫХ КОМПОНЕНТОВ СХЕМЫ КОМПЬЮТЕРА	25
2.1 Проектирование аппаратуры блока обработки данных	25
2.2. Разработка устройства управления	33
2.3. Разработка системы ввода-вывода данных	37
3. ПРОЕКТИРОВАНИЕ ВНУТРЕННЕГО ИНТЕРФЕЙСА СПЕЦКОМПЬЮТЕРА.....	40
3.2. Разработка интерфейса спецкомпьютера для обработки прерываний от схем ввода-вывода	42
3.3 Проектирование внутреннего интерфейса для выполнения	43
алгоритмов ветвления вычислительного процесса	43
3.4. Проектирование системы ПДП и интерфейса связи канала и ОЗУ компьютера	44
4. РАЗРАБОТКА МИКРОПРОГРАММНОГО ОБЕСПЕЧЕНИЯ	46
4.1. Формат микрокоманды. Микропрограммная интерпретация команд языка компьютера	46
ЗАКЛЮЧЕНИЕ	56
ЛИТЕРАТУРА	57
ПРИЛОЖЕНИЕ А	58
ПРИЛОЖЕНИЕ Б.....	59
ПРИЛОЖЕНИЕ В	60

ВВЕДЕНИЕ

Проектирование компьютеров специального назначения является одной из важнейших задач, стоящих перед разработчиками цифровой аппаратуры. Основное назначение спецкомпьютеров – это решение определенного класса задач в некоторой заданной проблемно ориентированной области. В частности, большой класс вычислительных систем используется в блоках управления механическими подвижными платформами в целях коррекции их траектории движения. Эффективность решений при этом во многом зависит от качества бортовых компьютеров (и программного обеспечения), входящих в состав управляемых объектов.

Назначение бортовых компьютеров как правило состоит в следующем.

Во-первых, это сбор и обработка данных об окружающей среде.

Во-вторых, организация обмена информацией между иерархическими звеньями системы управления.

В-третьих, расчет координат при наведении объектов на цель и т.д.

В целом процесс проектирования спецкомпьютера определяется условиями применения подвижной платформы, комплексом алгоритмов, подлежащих реализации на борту носителя, точностью представления входной и выходной информации.

Как правило, функционирование каждого бортового компьютера платформы происходит не автономно, а в тесном взаимодействии с системами наземных стационарных или подвижных комплексов. Поэтому сложность разработки структуры и программного обеспечения спецсистем обычно достаточно велика и требует существенных материальных затрат.

Стационарные комплексы управления, в свою очередь, оказывают существенное влияние на архитектуру бортовых систем. Так в состав средств наземного управления могут входить следующие подсистемы:

- 1) центральный компьютер локальной сети;
- 2) средства контроля и диагностики подсистем;
- 3) подсистема навигации и радиопеленгации;
- 4) процессор для расчета координат целей;
- 5) подсистемы информационного и служебного программного обеспечения.

Таким образом, при проектировании спецкомпьютеров приходится дополнительно учитывать возможность субъективного вмешательства в процесс управления, а также необходимость оперативного принятия сложных решений в условиях близких к экстремальным.

Структурный анализ бортового компьютера позволяет выделить в нем следующие технические компоненты.

Во-первых. Информационные средства или датчики первичной информации, предназначенные для сбора данных об окружающей среде,

объекте управления и о взаимном расположении подвижных и стационарных систем.

Во-вторых. Это линии и схемы передачи данных, осуществляющие связь рассредоточенных систем и исполнительных механизмов носителя с бортовым компьютером, а также средства для надежной передачи управляющей информации в соответствии с принятым протоколом обмена.

В-третьих. Вычислительные средства для обработки информации, принятия решений и формирования команд управления. Эти средства занимают центральное место в системе и определяют всю специфику работы компьютера. В целом, постоянное усложнение пользовательских задач и алгоритмов управления, определяет постоянство тенденции усложнения аппаратуры и программного обеспечения. В связи с этим на практике все чаще стали применяться многомашинные вычислительные комплексы, а также мультипроцессорные системы, способные за короткий промежуток времени решить практически любую задачу.

В-четвертых. Исполнительные механизмы, предназначенные для отработки команд в соответствии с условиями применения того или иного подвижного объекта. К этим средствам относят: устройства, непосредственно связанные с механической коррекцией положения системы в пространстве (микродвигатели, сельсины, бесконтактные переключатели и т.д.), системы индикации, отображения, жизнеобеспечения и другие электромеханические устройства.

В настоящее время основной принцип организации бортовых вычислительных комплексов в систему базируется на иерархической подчиненности всех подсистем управляемой платформы одному из компьютеров верхнего уровня. При этом протокол взаимодействия устройств определяется условиями эксплуатации и назначением системы. Кроме того, каждая подсистема бортового комплекса может функционировать автономно или включаться в состав системы при необходимости получения требуемой конфигурации.

В общем случае практика проектирования спецкомпьютеров показала, что создание сложных управляющих систем представляет собой трудно формализуемую задачу. Вследствие этого проектирование бортовых компьютеров обычно основывается на личном опыте инженерно-технического персонала, на использовании экспертных систем и баз знаний, на анализе и модернизации базовых компьютерных моделей.

ИСХОДНЫЕ ДАННЫЕ

- Разрядность данных 28 бит.
- Представление данных в ЭВМ: дополнительный код.
- Способы адресации операндов: прямая, косвенная, автоинкрементная, базовая индексация.
- Емкость ОЗУ 3584 кБайт.
- Тип интегральной схемы ОЗУ: 565РУ7.
- Микропроцессорный БИС блока обработки данных: 1804ВС2.
- БИС ПЗУ микрокоманд: 556РТ14.
- БИС блока микропрограммного управления: М-авт. (ВС2).
- Порты ввода-вывода: 1804ИР3 12/6.
- Система прерываний (уровень/источник): 2/12-15.
- Канал ПДП (длина блока передаваемых данных): 1024 слов.
- Программное обеспечение: арифметическая операция $ch(x_i)$.

1 РАЗРАБОТКА АРХИТЕКТУРЫ СПЕЦИАЛИЗИРОВАННОГО КОМПЬЮТЕРА

1.1 Анализ известных реализаций спецкомпьютеров, критика аналогов проектируемой системы, формулирование требований к разрабатываемому компьютеру

В период развития и становления вычислительной техники появилось много моделей представления компьютера, но наиболее распространённой является трёхшинная модель. Её структуру можно представить рис. 1.1:




Рис. 1.1 – Структура трёхшинной модели

Опишем назначение блоков:

Устройство управления (УУ). Предназначено для управления всеми блоками компьютера путем посылки сигналов предписывающие те или иные действия. УУ используется для автоматической работы компьютера и указывает на:

- функцию выполнения АЛУ
- источники информации для АЛУ
- приемники результатов полученных в ходе вычислений.

Арифметико-логическое устройство (АЛУ). Предназначено для выполнения арифметических и логических операций, представленных в формате с плавающей запятой или фиксированной запятой. Кроме данных АЛУ может обрабатывать адресную информацию (формирование исполнительного адреса), команды (преобразование форматов), признаки (выход переноса, признак нулевого результата, переполнение, знаковый разряд и т.д.).

Оперативная память (ОП). Предназначена для хранения информации поступающей в компьютер из вне. Этот блок также предназначен для хранения программ, результатов промежуточных расчетов и другой машинной информации. ОП состоит из ячеек, в каждой из которых хранится

машинное слово. Основными характеристиками *ОП* является емкость памяти и время обращения. Под временем обращения понимается длительность цикла записи или чтения операнда из любой ячейки ЗУ.

Устройства ввода/вывода (УВВ). Предназначены для связи компьютера с внешними периферийными устройствами. Устройство ввода обеспечивает считывание информации с внешних носителей и представление ее в форме электрических сигналов. Устройство вывода преобразует кодовую информацию, поступающую из памяти или других блоков машины, в форму, необходимую для обмена с внешней средой.

Кроме основных вышеперечисленных блоков в состав компьютера может входить **система прямого доступа к памяти (ПДП)** и **система прерываний**.

Система *ПДП* позволяет осуществить непосредственный обмен данными между памятью и периферийными устройствами под управлением контроллера *ПДП* без участия *АЛУ*, что позволяет повышать скорость выполнения обмена.

Система прерываний предназначена для прерывания программы пользователя, если возникло прерывание от внешних устройств, либо внутреннее прерывание. Например, при работе с внешними устройствами необходима работа с *УВВ*, обладающие небольшим быстродействием. Поэтому для синхронизации их с компьютером используется контроллер прерываний, выдающий соответствующие сигналы в *УУ*, когда *УВВ* готово к работе. При этом выполнение текущей операции спецкомпьютера приостанавливается и запускается программа обработки информации от *УВВ*. После завершения данной программы, выполнение прерванной операция возобновляется.

В рамках данного курсового проекта, при разработке спецкомпьютера предполагается использование вышеприведённой модели. В качестве базовых микросхем используются микросхемы серии K1804.

Проектируемый спецкомпьютер должен использовать разрядность данных равную 28 бит. Данные будут представляться в форме с плавающей запятой в обратном коде. Также спецкомпьютер будет содержать систему памяти для хранения информации, поддерживать ввод/вывод данных, использовать систему прерываний и систему прямого доступа к памяти.

1.2 Проектирование алгоритмов, выбор состава макроопераций и программирование задач

В соответствии с заданием необходимо разработать программное обеспечение для выполнения арифметических операций: $ch(x)$.

Для решения поставленной задачи на первом этапе следует построить график заданной функции, определить ее максимальное и минимальное значения, а также диапазон изменения аргумента. График функции изображен

на рис. 1.2. Диапазон изменения аргумента в пределах $(-\infty; +\infty)$. Значение функции изменяется в пределах $[1; +\infty)$. Для расчетов конкретных значений функции используем разложение $ch(x)$ в степенной ряд Тейлора:

$$ch(x) = 1 + \sum_{i=1}^{\infty} \frac{x^{2i}}{(2i)!} \quad (1.1)$$

Из данного равенства видно, что одному значению функции соответствует бесконечное число членов ряда. Выбор же числа членов для расчета функции при заданном x определяется:

1. точностью представления результатов в компьютере,
2. допустимой длительностью расчета управляющей информации.




Рис. 1.2 – График функции $ch(x)$

Заданная разрядность нашего числа – 28 (см. рис. 1.3).

Длина поля порядка $n_p = \text{intlog}_2 M = \text{intlog}_2 26 = 5$, длина поля мантиссы – 21 разряд.

27	26	6	5	4	0
$\pm$	M – мантисса	$\pm$	P – порядок		
Зн. M	21 разряд	Зн. P	5 разрядов		

Рис. 1.3 – Предствление числа в регистре

Общая ошибка вычислений в компьютере обуславливается:

- 1) Δ_1 следует из ограничений на число членов в разложении в ряд Тейлора,
- 2) Δ_2 определяется ограничениями разрядной сетки.

Исследуем закон изменения общего члена ряда при различных значениях аргумента x ($0 \leq x \leq 8$). Поставленной задаче будут соответствовать величины, представленные в табл. 1.1.

Таблица 1.1

$i \backslash k$	1	2	3	4	5	6	7	8
1	0,5000	2,0000	4,5000	8,0000	12,5000	18,0000	24,5000	32,0000
2	0,0417	0,6667	3,3750	10,6667	26,0417	54,0000	100,0417	170,6667
3	0,0014	0,0889	1,0125	5,6889	21,7014	64,8000	163,4014	364,0889
4	0,0000	0,0063	0,1627	1,6254	9,6881	41,6571	142,9762	416,1016
5	0,0000	0,0003	0,0163	0,2890	2,6911	16,6629	77,8426	295,8945
6	0,0000	0,0000	0,0011	0,0350	0,5097	4,5444	28,8961	143,4640
7	0,0000	0,0000	0,0001	0,0031	0,0700	0,8989	7,7797	50,4489
8	0,0000	0,0000	0,0000	0,0002	0,0073	0,1348	1,5884	13,4530
9	0,0000	0,0000	0,0000	0,0000	0,0006	0,0159	0,2543	2,8137
10	0,0000	0,0000	0,0000	0,0000	0,0000	0,0015	0,0328	0,4739
11	0,0000	0,0000	0,0000	0,0000	0,0000	0,0001	0,0035	0,0656
12	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0003	0,0076
13	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0007
14	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0001
15	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000
16	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000	0,0000

Как видно из табл. 1.1, члены ряда с порядковыми номерами 12 – 16 близки к нулю и практически не влияют на результирующее значение функции. Причём, чем меньше значение аргумента, тем меньшее число членов ряда влияют на результат.

Найдем значения целевой функции $ch(x)$ в данных условиях (см. табл. 1.2).

Таблица 1.2

$x \backslash \text{sum}$	1	2	3	4	5	6	7	8
1	1,5000	3,0000	5,5000	9,0000	13,5000	19,0000	25,5000	33,0000
2	1,5417	3,6667	8,8750	19,6667	39,5417	73,0000	125,5417	203,6667
3	1,5431	3,7556	9,8875	25,3556	61,2431	137,8000	288,9431	567,7556
4	1,5431	3,7619	10,0502	26,9810	70,9312	179,4571	431,9193	983,8571
5	1,5431	3,7622	10,0665	27,2699	73,6223	196,1200	509,7619	1279,7516

Продолжение таблицы 1.2

6	1,5431	3,7622	10,0676	27,3049	74,1320	200,6644	538,6580	1423,2156
7	1,5431	3,7622	10,0677	27,3080	74,2020	201,5633	546,4377	1473,6645
8	1,5431	3,7622	10,0677	27,3082	74,2093	201,6981	548,0261	1487,1175
9	1,5431	3,7622	10,0677	27,3082	74,2099	201,7140	548,2804	1489,9312
10	1,5431	3,7622	10,0677	27,3082	74,2099	201,7155	548,3132	1490,4051
11	1,5431	3,7622	10,0677	27,3082	74,2099	201,7156	548,3167	1490,4707
12	1,5431	3,7622	10,0677	27,3082	74,2099	201,7156	548,3170	1490,4783
13	1,5431	3,7622	10,0677	27,3082	74,2099	201,7156	548,3170	1490,4791
14	1,5431	3,7622	10,0677	27,3082	74,2099	201,7156	548,3170	1490,4792
15	1,5431	3,7622	10,0677	27,3082	74,2099	201,7156	548,3170	1490,4792
16	1,5431	3,7622	10,0677	27,3082	74,2099	201,7156	548,3170	1490,4792

Из формата компьютерного слова следует, что максимальное значение функции с учетом разрядности мантиисы $M=22$ и порядка $P = 15$ определится формулой:

$$\begin{aligned} 2^{21} - 1 &= 2\,097\,151, \\ 0,4194303 \cdot 2^{31} &= 450\,359\,747,9886848 \end{aligned} \quad (1.2)$$

Минимальное значение будет определяться единичным битом в младшем разряде мантиисы с учетом порядка $P = -31$:

$$-1 \cdot 2^{-21} \cdot 2^{-31} = -1 \cdot 2^{-52} \quad (1.3)$$

Введем ограничения на расчетный параметр $ch(x)$, полагая, что допустимая погрешность вычислений равна $\Delta_1 = 0,5\%$. Тогда из формулы (1.1) для аргумента $\{x\}$ можно записать соотношение:

$$\Delta_1 = \frac{ch(x) - \left[1 + \sum_{i=1}^{i_{\max}} \frac{x^{2i}}{(2i)!} \right]}{ch(x)} = 0,005. \quad (1.4)$$

Тогда по формуле (1.4) найдем ряд погрешностей для значений i равных:

$$\begin{aligned} i=1: \quad 1 + \frac{1}{2} &= 1,5, & \Delta_1 &= 0,02792, \\ i=2: \quad 1 + \frac{1}{2} + \frac{1}{24} &= 1,5417, & \Delta_1 &= 0,00089. \end{aligned} \quad (1.5)$$

На основании табл. 1.2 находим погрешности для остальных значений аргумента x :

$$\begin{array}{ll}
 x=1 \quad i=2 \quad \Delta = 0,00092 & x=5 \quad i=6 \quad \Delta = 0,00105 \\
 x=2 \quad i=3 \quad \Delta = 0,00176 & x=6 \quad i=7 \quad \Delta = 0,00076 \\
 x=3 \quad i=4 \quad \Delta = 0,00173 & x=7 \quad i=7 \quad \Delta = 0,00343 \\
 x=4 \quad i=5 \quad \Delta = 0,00140 & x=8 \quad i=8 \quad \Delta = 0,00226
 \end{array} \quad (1.6)$$

Таким образом, ввод данных должен сопровождаться обращением к служебной таблице вида (1.6) и определением числа вычислительных циклов, необходимых для расчета функции $ch(x)$ для конкретного x . В простейшем случае число членов ряда выбирается равным 8.

Погрешность, вносимая ограниченностью разрядной сетки (с учетом бесконечной длины значения функции), будет определяться разностью между эталонным значением $ch(x)$, в нашем случае равным $ch(8)$, и значением, размещаемым в 21-разрядной сетке компьютера:

$$\Delta_2 = \frac{ch(8) - ch(8)_{M=21}}{ch(8)} = \frac{1490,479161... - 1490,479}{1490,479161...} = 0,000000108. \quad (1.7)$$

Из (1.8) следует, что $\Delta_{\Sigma} = \Delta_2 + \Delta_1 \approx \Delta_1$, то есть Δ_2 может не учитываться как погрешность для данного класса функций.

В целом, для решения каждой конкретной задачи может быть использовано несколько схем расчета. При этом для каждого алгоритма определяется точность представления результатов и максимальное время вычисления наиболее неблагоприятного параметра. Предпочтение конкретному способу решения задачи отдается в зависимости от поставленной цели управления.

Анализ параметров алгоритмов, как правило, выполняется с использованием языковых и программных средств. С этой целью каждой вершине ГСА решаемой задачи ставится в соответствие команда машины. После этого выполняется расширение набора команд с использованием заданных методов адресации и варьирования поля КОП. Полученная система дополняется командами управления работой компьютера, командами ввода-вывода и другими управляющими словами, позволяющими получить требуемые режимы работы компьютера.

Рассмотрим блок-схему алгоритма расчета функции $ch(x)$ в соответствии с формулой (1.1) рис. 1.5 и исследуем методику решения поставленной задачи.




Рис. 1.4 – Блок-схема алгоритма расчета функции $ch(x)$

В полученной выше граф-схеме удалось избежать долговременных повторных вычислений в командах и заменить их на множительно-делительные преобразования свойственные практически всем высокоуровневым языкам компьютера. Общая таблица команд для вычисления $ch(x)$ при этом принимает следующий вид:

Таблица 1.4 – Команды спецкомпьютера

№	Команда	№	Команда
1	<i>Move a1,a2</i>	5	<i>Div a1,a2</i>
2	<i>Sum a1,a2</i>	6	<i>Inr a1</i>
3	<i>Sub a1,a2</i>	7	<i>Jz metka</i>
4	<i>Mult a1,a2</i>	8	<i>Jmp metka</i>

Выполним расширение системы команд спецкомпьютера, используя следующий (заданный) набор методов адресации операндов в памяти:

- 1) прямая адресация;
- 2) косвенная регистровая адресация;
- 3) автоинкрементная адресация;
- 4) базово-индексная адресация.

В данном случае расширенная система команд проектируемого компьютера может быть представлена следующими форматами.

Команды пересылки приведены на рис. 1.5.

I_1	КОП	mod	R_i	Прямой адрес			Память – регистр R_i
I_2	КОП	mod	R_i	R_j	Память непосредственно регистры R_i и R_j		
I_3	КОП	mod	R_i	R_j	Память (автоинкр. через R_j) – регистр R_i в <i>Move</i> не используется		
I_4	КОП	mod	R_i	R_j	R_x	Смещение	Память – регистр R_i (баз. инд. через R_j, R_x)

Рис. 1.5 – Команда *Move*

В приведенных форматах команд имеет место следующая интерпретация полей: КОП – поле кода операции базовой команды; *mod* – модификатор команды, определяющий способ использования регистров общего назначения при адресации ОЗУ; R_i – регистр источник и приемник пересылаемого операнда; R_j и R_x – регистры косвенной адресации. Команды I_1 – I_3 представляют собой команды формата *RS*, команда I_4 – команду формата *RX*.

Команда сложения имеет следующие форматы (рис. 1.6):

I ₅	КОП	mod	R _i	Прямой адрес			Сл ₁ в R _i , Сл ₂ в памяти
I ₆	КОП	mod	R _i	R _j	Сл ₁ в R _i , Сл ₂ в R _j		
I ₇	КОП	mod	R _i	R _j	Сл ₁ в R _i , Сл ₂ в памяти автоинкр через R _j		
I ₈	КОП	mod	R _i	R _j	R _x	Смещение	Сл ₁ – регистр R _i , Сл ₂ – в памяти (баз. инд. через R _j , R _x)

Рис. 1.6 – Команда *Sum*

Для составления подмножеств команд умножения *Mult*, вычитания *Sub* и деления *Div* может быть использована аналогичная методология что приводит к образованию управляющих слов с номерами: I_9 – I_{20} .

Команды перехода *Jz* и *Jmp* (I_0), применяемые при вычислении функции $y = ch(x)$, очевидно, являются одноадресными. В связи с этим нет

необходимости включения в состав команд данной группы поля первого операнда R_i , а все множество управляющих слов в данной группе сократить до трех и представить тремя форматами (рис. 1.7).



Рис. 1.7 – Команды *Js* и *Jmp*

Команда *Inr* представляется одним одноадресным форматом с явным указанием регистра (рис. 1.8).




Рис. 1.8 – Команда *Inr*

Кроме использованных в граф-схеме алгоритма команд, компьютерные программы предполагают также реализацию процедур ввода–вывода информации в различных формах. При этом могут быть использованы команды с прямой или косвенной адресацией портов, а также с неявной или непосредственной адресацией операндов. В целом учитывая, что ввод–вывод достаточно сложная процедура и может быть организован как на программном, так и на микропрограммном уровне, данный вопрос подробно будет рассмотрен в соответствующем разделе ниже.

При создании системы команд в общем случае следует помнить, что:

1) в системе команд должны быть учтены все управляющие слова основной ГСА, определяющей главные вычислительные алгоритмы пользователя. В реальных спецсистемах эти команды в основном порождаются алгоритмами управления бортовой системой при расчете координат полета или наведении подвижной платформы на цель;

2) система команд должна быть дополнена командами ввода–вывода и командами управления режимами работы компьютера. Порождающей основой здесь являются алгоритмы комплексной обработки входной информации, задачи организации взаимодействия в локальной сети или между подсистемами и механизмами платформы, задачи визуализации и автоподдержания параметров среды на борту носителя;

3) алгоритмы решения служебных задач могут потребовать применения специальных команд, не рассмотренных выше в пп. 1 и 2. При

этом базой для создания управляющих слов являются: задачи диспетчеризации и прерывания вычислений, алгоритмы защиты программного обеспечения и исправления ошибок, методы тестирования и контроля работоспособности бортовых систем;

4) система команд может быть дополнена за счет решения специальных задач, к которым относят задачи моделирования процессов передвижения (полета) подвижной платформы, решение задач тактического характера.

При кодировании системы команд в рассматриваемом примере (рис. 1.6) поле управления КОП принципиально может быть кодировано триадами в диапазоне 000–111. Однако необходимость применения спецкоманд компьютера для реализации служебных и специальных функций приводит к необходимости расширения соответствующего поля с учетом общего числа управляющих слов.

Будем считать, что общее число команд проектируемого учебного устройства не превышает 15, в связи с чем разрядность кода операции может быть принята равной четырем битам.

Для каждой операции в данном компьютере определено пять разновидностей адресации. Следовательно, модификатор адресных регистров *mod* должен иметь разрядность, равную трем битам. При этом полная длина расширенного поля КОП будет иметь 7 разрядов.

Разрядность полей-указателей регистров выбирается по числу регистров процессорного РЗУ и в нашем случае выбирается равной 4. Данное значение соответствует архитектуре большинства известных процессоров.

Форматы команд, доработанных с учетом длины полей, могут быть представлены в следующем виде (рис. 1.9).



Рис. 1.9 – Форматы команд с учетом длинны полей

Будем считать, что длина команды не может превышать разрядности машинного слова. Следовательно, разрядность прямого адреса в первом формате может составлять не более $28 - 11 = 17$ бит. Аналогично, разрядность смещения в четвертом формате не может превышать $28 - 19 = 9$ бит.

Порядок кодирования управляющей информации в командах компьютера I_0 – I_{33} ... приведен в табл. 1.5.

Таблица 1.5

№ команды	КОП	Код	Тип	mod	Примечания
I_0	<i>Imp</i>	0000	RS	000	Безусловный переход
I_1 – I_4	<i>Move</i>	0001	RS RS RS RX	000 001 010 011	Команды пересылки
I_5 – I_8	<i>Sum</i>	0010	RS RS RS RX	000 001 010 011	Команды сложения
I_9 – I_{12}	<i>Sub</i>	0011	RS RS RS RX	000 001 010 011	Команды вычитания
I_{13} – I_{16}	<i>Mult</i>	0100	RS RS RS RX	000 001 010 011	Команды умножения
I_{17} – I_{20}	<i>Div</i>	0101	RS RS RS RX	000 001 010 011	Команды деления
I_{21} – I_{23}	<i>Jz metka</i>	0110	RS RS RS	000 001 010	Команды условных переходов
I_{24}	<i>Inr</i>	0111	RR	000	Инкремент
I_{25} – I_{26}	<i>In</i>	1000	RS RS	000 001	Команды ввода-вывода (операнд в аккумуляторе, адресация порта прямая или через РЗУ)
I_{27} – I_{28}	<i>Out</i>	1001	RS RS	000 001	
I_{29} –...	...	1010	...	...	Спецкоманды

1.3 Проектирование ЗУ микрокомпьютера

Исходя из задания к курсовому проекту, локальная память разрабатываемой микроЭВМ должна быть, построена на основе БИС ЗУ K565PY7.

В соответствии со справочными данными выбранный модуль памяти содержит: одноразрядную входную DI и выходную DO шины, линии адреса,

образующие 9-разрядную локальную ША, входы стробирования адресов строки $\overline{RAS}$ и столбца $\overline{CAS}$, линию управления записью чтением $\overline{W/R}$. Модуль реализует функции записи, хранения, чтения и регенерации информации в соответствии с табл. 1.6.

В структурную схему ИМС памяти входят выполненные на одном кристалле: матрица накопителя с 262144 элементами памяти, расположенными на пересечениях 512 строк и столбцов, 512 усилителей считывания и регенерации, дешифраторы строк и столбцов, устройство управления и два регистра адреса.

Таблица 1.6 – Описание работы схемы K565PY7

$\overline{RAS}$	$\overline{CAS}$	$\overline{W/R}$	A	DI	DO	Режим работы
1	1	X	X	X	z	Хранение
1	0	X	X	X	z	Хранение
10	0	X	X	X	z	Регенерация
0	0	0	A	0	z	Запись 0
0	0	0	A	1	z	Запись 1
0	0	1	A	X	D	Считывание

Минимальная емкость памяти, используемая компьютером с 28-разрядной шиной команд\данных, определяется общей емкостью 28 ИМС заданного модуля ОЗУ. В нашем случае эта величина составляет ровно $256 \text{ Кбит} \times 28 = 7168 \text{ Кбит}$ или 896 Кбайт. Соответствующая организация такой подсистемы получила название банка памяти и показана на рис. 1.14. Обозначение банка, применяемое на структурных схемах, приведено на рис. 1.15.

Общее количество банков, составляющих подсистему ОЗУ (в соответствии с заданной емкостью памяти 3584 Кбайт), рассчитывается путем деления заданной емкости ЗУ на емкость 1 банка: $3584 / 896 = 4$ банка.

При формировании блока ОЗУ в проектируемой структуре необходимо использовать мультиплексор адреса, системная функция которого состоит в преобразовании 18 младших разрядов адресной шины в 9-разрядные адреса строки и столбца. Запись составляющих адреса во внутренние регистры ИМС осуществляется в соответствии с табл. 1.6.

Для стробирования соответствующего банка памяти по входу RAS в схему ОЗУ включен мультиплексор $MUX RAS$. К первой группе входов указанного модуля подключены инверсные выходы дешифратора выборки банка $DC RAS$, а ко второй группе входов – выходная шина генератора импульсов, предназначенного для регенерации памяти.




Рис. 1.13 – Банк памяти




Рис. 1.14 – Обозначение банка

Стробирование ЗУ по входу *CAS* осуществляется с использованием *MUX CAS*. При этом первая группа входов принимает унитарный код с инверсных выходов дешифратора *DC CAS*, что позволяет выбрать требуемый банк памяти, а вторая принимает нулевой уровень с шины «земля», необходимый для реализации функции регенерации. Для включения дешифраторов в активный режим используются входы *w*, позволяющие при нулевом уровне входного сигнала переводить выходы дешифратора в единичное состояние.

В целом для управления процессами обращения к памяти и регенерации предполагается использовать шину управления регистра микрокоманды.

Для хранения служебных программ, таких, например, как «Загрузчик», «Тест ОЗУ» и т.д., а также для хранения таблиц перекодирования данных или констант системного назначения в структуру ОЗУ включается блок ПЗУ (512 слов). Активация ПЗУ выполняется с помощью сигнала Sw ШУ, подаваемого на вход $\overline{CS}$ при переводе ОЗУ в режим регенерации. Реализация подсистемы памяти (рис. 1.14) в виде модуля с соответствующими шинами управления, а также механизм включения ПЗУ в адресное пространство ОЗУ, показаны на рис. 1.16.




Рис. 1.16 – Структурная схема блока ОЗУ




Рис. 1.17 – Реализация подсистемы памяти

Управляющая информация из табл. 1.6 может быть использована для микропрограммирования задач, связанных с обработкой данных, хранимых в блоке ОЗУ. Указанные разряды включаются в состав регистра микрокоманды *RGMk* в разряды 4...0. Сигнал управления ПЗУ *Sw* определяется как *RGMk*.

Таблица 1.7 – Описание работы ОЗУ

$\bar{W} \setminus R$	$A \setminus R$	sA	W_{RAS}	W_{CAS}	Комментарий
X	1	X	X	X	Регенерация
1	0	0	0	0	Переход к адресации
1	0	0	1	0	Запись адреса строки
1	0	1	1	1	Запись адреса столбца
0	0	1	1	1	Чтение ОЗУ

По причине того, что для адресации необходимо 20 бит, минимальная длина команды в 31 бит превысила длину машинного слова 28 бит. Вследствие этого прямая адресация использоваться не будет, ниже приведена откорректированная таблица команд.

Таблица 1.8

№ команды	КОП	Код	Тип	mod	Примечания
I_0	<i>Imp</i>	0000	RS	000	Безусловный переход
I_1-I_3	<i>Move</i>	0001	RS RS RX	000 001 010	Команды пересылки
I_4-I_6	<i>Sum</i>	0010	RS RS RX	000 001 010	Команды сложения
I_7-I_9	<i>Sub</i>	0011	RS RS RX	000 001 010	Команды вычитания
$I_{10}-I_{12}$	<i>Mult</i>	0100	RS RS RX	000 001 010	Команды умножения
$I_{13}-I_{15}$	<i>Div</i>	0101	RS RS RX	000 001 010	Команды деления

Продолжение таблицы 8

№ команды	КОП	Код	Тип	mod	Примечания
$I_{16}-I_{17}$	Jz $metka$	0110	RS RS	000 001	Команды условных переходов
I_{18}	Inr	0111	RR	000	Инкремент
$I_{19}-I_{20}$	In	1000	RS RS	000 001	Команды ввода-вывода (операнд в аккумуляторе, адресация порта прямая или через РЗУ)
$I_{21}-I_{22}$	Out	1001	RS RS	000 001	
$I_{23}-...$	...	1010	...	...	Спецкоманды

1.4. Разработка обобщенной структуры компьютера на основе системы команд

Рассмотрим неймановский компьютер с типичной архитектурой, т.е. со структурой и языком, обладающими основными чертами автоматического вычислительного устройства. По своей сути блок-схема проектируемого компьютера будет представлять собой четырехблочную систему с принстонской архитектурой, шинная организация которой определяется совмещенной шиной данных и команд, как показано на рис. 1.10.




Рис. 1.10 – Блок схема компьютера

Шинные связи между компонентами блок-схемы спецкомпьютера в основном определяются фазами выборки и исполнения команд.

Принципиально фаза выборки начинается с выдачи соответствующего адреса из СчАК на шину адреса системы. При этом текущее значение счетчика определяется естественным способом формирования адресов (используется линия INR) или алгоритмом отработки команд перехода. Последний, очевидно, и предполагает наличие двунаправленной связи между блоком управления, ШД и входом счетчика команд. На втором шаге контроллер ОЗУ, входящий в данной структуре в блок ОЗУ, принимает адресное слово, делит его на адреса строки и столбца и передает на адресный вход памяти. Блок управления включает память в режим чтения и принимает по ШД команду (или только ее

первый байт) в свой внутренний регистр команд $RG\ K$. На этом фаза выборки завершается.

Фаза исполнения включает в себя четыре шага. На первом шаге осуществляется декодирование кода операции и распознавание общей длины управляющего слова. В результате выясняется последовательность действий, необходимая для выполнения преобразований и, если требуется, с использованием системной шины дочитывается оставшаяся часть команды.

На втором шаге совместные действия БУ (или БМУ – блока микропрограммного управления) и БОД позволяют сформировать адреса операндов и передать считанные данные во внутренние регистры БОД для обработки.

Третий шаг – это преобразование данных с учетом кода операции. При этом БМУ формирует сигналы управления для БОД и определяет характер действий, необходимых для получения результата. Арифметикологическое устройство на основе сформированного результата формирует признаки (или флаги), которые передаются в устройство управления и далее используются для ветвления вычислительного процесса.

На четвертом шаге осуществляется запись результата в ОЗУ или другой приемник в соответствии с алгоритмом отработки текущей команды. В целом перечисленные действия определяют наличие двунаправленных линий связи между блоками и устройствами проектируемого компьютера. Последней микрооперацией фазы исполнения является микрооперация инкрементирования счетчика команд, после чего блок управления вновь реализует фазу выборки.

Для формирования более подробной блок-схемы компьютера выделим из блока управления регистр команды ($RG\ K$) в виде отдельной структурной компоненты и разместим в нем команду первого формата, например, I_1 . При этом, устанавливая связи между $RG\ K$, блоками и модулями системы, добиваемся логического объединения воедино формата команды, аппаратных средств и принципа функционирования неймановской архитектуры (рис. 1.11). В приведенной структуре поля команды КОП и mod передаются на вход управляющего автомата и определяют механизм адресации операндов и алгоритм их преобразования. Блок управления при этом формирует сигналы микрокоманды I для БОД, УВВ и ОЗУ, а на свой вход принимает дополнительно признаки результата от процессора и сигналы квитирующих пар от УВВ. Адрес регистра РЗУ процессора определяет необходимость выделения в БОД входной адресной шины A , разрядность которой должна быть равна разрядности поля R_j . Иными словами, считаем, что процессор имеет 16 РОН, а поле адреса – длину 4 бита.




Рис. 1.11 – Блок схема ккомпьютера с учетом RGK

В рамках совершенствования внутреннего интерфейса следует учитывать, что адресный вход памяти может принимать информацию от двух источников: от регистра команды RG K и из счетчика СчАК. Это предполагает включение в соответствующей точке интерфейса мультиплексора MUX с управлением от БМУ. Кроме того, работа ОЗУ, БОД и УВВ на общую шину данных также предполагает введение дополнительных линий для управления двунаправленными выводами DIO с целью арбитража ШД, т.е. общей шины компьютера.

Эмуляция в структуре спецкомпьютера следующих двух форматов, а именно команд I_2 – I_3 предполагает введение в сформированную блок-схему (см. рис. 1.14) дополнительных линий связи, как показано на рис. 1.12.




Рис. 1.12 – Блок-схема компьютера с учетом команд I_2 и I_3

Окончательный вариант укрупненной блок-схемы компьютера может быть получен путем эмуляции в полученной структуре команды I_4 формата RX (рис. 1.13).




Рис. 1.13 – Блок-схема компьютера с учетом команды I_4

На данном шаге эмуляции необходимо учитывать, что формирование адреса ОЗУ в четвертом формате осуществляется с использованием двух регистров процессора: R_j – регистра базы и R_x – регистра индекса. Данный факт предполагает одновременность передачи адресов регистров из RGK на входы РЗУ A и B процессора.

Разряды смещения передаются по дополнительным линиям связи на ШД и далее через схемы коммутации компьютера на DI вход БОД. Таким образом, вычисление адреса операнда в ОЗУ может быть выполнено в течение только двух тактов работы системы. После данной процедуры на адресный вход B БОД может быть скоммутирован адрес второго операнда.

Очередной шаг совершенствования структуры, приведенной на рис. 1.13, может быть выполнен после расчета и синтеза функциональных блоков и соответствующих линий связи внутреннего интерфейса компьютера.

2 ПРОЕКТИРОВАНИЕ ОСНОВНЫХ СТРУКТУРНЫХ КОМПОНЕНТОВ СХЕМЫ КОМПЬЮТЕРА

2.1 Проектирование аппаратуры блока обработки данных

Проектирование БОД управляющего спецкомпьютера сводится в основном к решению трех задач:

- 1) организации ускоренного (параллельного) переноса в многоразрядных устройствах,
- 2) организации заданных видов сдвигов операндов одинарной и двойной длины,
- 3) хранения слова состояния процессора и признаков состояния системы, поступающих от внутренних схем контроля.

В процессе проектирования спецкомпьютера следует помнить, что функциональное назначение БОД состоит в решении ряда системных задач. Во-первых, это обработка данных под управлением сигналов регистра микрокоманды, во-вторых, хранение счетчика команд (необязательно) и указателя стека (считается, что стек расположен в ОЗУ) и, в-третьих, обработка адресной информации. При этом третья задача предполагает включение в БОД регистра адреса для гальванической развязки системных шин адреса и данных. Как правило, для реализации данной функции используется регистр K1804ИР1.

Структурная схема БОД состоит из следующих основных блоков:

- процессорного блока K1804BC2;
- схемы ускоренного переноса (СУП) K1804BP1;
- схемы управления состоянием и сдвигами (СУСС) K1804BP2.

Структурная схема МПС 1804BC2 представлена на рис. 2.1. По отношению к предыдущей разработке процессорная секция *K1804BC2* имеет ряд усовершенствований:

во-первых, *АЛУ* микропроцессора выполняет арифметические, логические и специальные функции;

во-вторых, сдвигатель данных *АЛУ CDA* выполняет как логические, так и арифметические сдвиги;

в-третьих, в микропроцессоре заложена возможность внешнего расширения *РЗУ* путем подсоединения любого числа дополнительных рабочих регистров, обращение к которым возможно в различных режимах адресации.

В целом микропроцессорная секция состоит из 4 основных блоков: блока внутренней памяти (БВП), арифметико-логического блока (АЛБ), блока рабочего регистра (БР) и блока управления (БУ).

настройке секций на заданное положение осуществляется и соответствующая коммутация выводов. Недостатком данной технологии является возможность формирования только последовательного переноса в старшей МПС.

2. В проектируемом устройстве из двух шин данных DA и DB будем использовать только одну шину DA , задавая, в частности, уровень сигнала $\overline{OEB} = 0$. Это определяет состояние шины DB как выхода, который далее не используется.

3. На рис. 2.2 представлена реализация процессорного модуля Prim1, который не имеет старшей МПС, так как является некоторой составляющей частью всего блока обработки данных. Для каскадного соединения модулей Prim1 используются выходы $\bar{P}$ и $\bar{G}$ схемы ускоренного переноса K1804BP1.

4. Для управления выходной шиной Y в МПС используется сигнал $\overline{OEY}$. В многоразрядных устройствах соответствующие сигналы всех модулей Prim1 соединяются электрически и подключаются к линиям регистра микрокоманд. Линии $\overline{WE}$ всех модулей Prim1 также соединяются между собой, но управляются, как уже указывалось, выходом $\bar{W}/\overline{MSS}$ младшей секции.

5. Сигнал $\overline{IEN} = 0$ используется для разрешения записи данных в регистр Q блока обработки данных, разблокировки выхода $\bar{W}$ младшей МПС, а также для разрешения ряда дополнительных схем. При $\overline{IEN} = 1$ регистр запирается и хранит информацию до установки $\overline{IEN} = 0$, на выходе $\bar{W}$ устанавливается единица и, кроме того, блокируется ряд дополнительных функций. В упрощенном варианте блока обработки данных рассмотренный сигнал подключается к общему проводу GND .

6. Вход $\overline{EA}$ МПС используется для управления внутренним мультиплексором данных. При $\overline{EA} = 0$ на вход АЛУ коммутируется регистр RGA блока внутренней памяти, при $\overline{EA} = 1$ источником операнда становится внешняя шина DA . Управление входом $\overline{EA}$ осуществляется из регистра микрокоманды.

Исходя из задания к курсовому проекту, разрядность слова данных должна быть 28 бит и состоять из МПС 1804BC2. Эта МПС предназначена для построения операционных блоков цифровых устройств с разрядностью кратной четырём. Следовательно, для получения 28-и битной длины машинного слова необходимо использовать семь микропроцессорных секций. Четыре МПС объединены в подсхему Prim. 1.

Реализация БОД из подсхемы Prim. 1 и дополнительных МПС показана на рис. 2.3. Устройство содержит основные элементы и линии связей модуля Prim. 1 и МПС со схемами СУП и СУСС при организации 28-разрядного вычислительного устройства Prim.2. Особенностью данного БОД является принцип включения старшей микропроцессорной секции, в которой распространение переноса осуществляется последовательно.




Рис. 2.2 – Схема Prim. 1




Рис. 2.3 – Схема блока обработки данных.

С целью сокращения внешних связей БОД или внутреннего интерфейса компьютера будем считать, что СЧАК располагается в одном из регистров (РЗУ) процессора (RG15) и управляется микропрограммно из RGMk.

Двунаправленные выходы YN, YV, YC, YZ являются транзитными выходами признаков процессора или входами сигналов компьютера, формируемых внутренними схемами прерываний.

Для реализации команд формата RR на программном и микропрограммном уровне в проектируемую схему БОД включены мультиплексоры адресов А и В РЗУ (рис. 2.4). Управление коммутаторами адресов организуется с использованием сигнала s_0 , формируемого регистром микрокоманды.

Для включения БОД на базе МПС K1804BC2 в состав компьютера преобразуем устройство, показанное на рис. 2.4, в модуль Prim.3, обобщая по возможности внешние связи подсистемы к трехшинной организации блок-схемы компьютера. Реализация и включение Prim.3 в схему проектируемого устройства показана на рис. 2.5.




Рис. 2.4 – Включение блока обработки данных в схему компьютера




Рис. 2.5 – Включение блока обработки данных в схему компьютера

2.2. Разработка устройства управления

Устройство управления специализированного микрокомпьютера обеспечивает выполнение последовательности микроопераций в соответствии с кодом текущей команды и организует выборку команд программы в соответствии с выполняемой программой.

Устройство микропрограммного управления содержит: блок микропрограммной памяти, в котором хранятся микрокоманды; блок генерации адреса микрокоманды, формирующий адрес следующей микрокоманды, который в общем случае зависит от кода выполняемой микрооперации, кодов и признаков выполняемых в АЛУ операций, информации блоков синхронизации и прерывания процессора; блок синхронизации, предназначенный для приема управляющих сигналов и формирования последовательности синхросигналов для основных блоков специализированного микрокомпьютера для обеспечения определенной последовательности их работы; дешифратор микрокоманд, формирующий управляющие сигналы, поступающие в исполнительные блоки специализированного микрокомпьютера.

Согласно варианту задания данный блок должен быть реализован на основе схем управления адресом микрокоманды (СУАМ) K1804BY2.

В формировании адресов на выходе СУАМ участвуют следующие входные сигналы шины управления: C_0 , $OR_3 - OR_0$, S_1 , S_0 , PUP и $\overline{FE}$. Так, при подаче «1» на вход C_0 происходит последовательное увеличение адресов на единицу, а при подаче «1» на i -й вход маски $OR_3 - OR_0$ адрес может быть изменен на величину 2^i . Сигналы на входах S_1 , S_0 коммутируют на выход один

из четырех источников адреса, а сигналы PUP и $\overline{FE}$ определяют режим работы стека.

Для формирования адресов, разрядность которых превышает четыре бита, необходимо объединить несколько модулей СУАМ в единый блок. При этом стандартный блок из трех таких схем позволяет обращаться к памяти объемом в 4К слов. При наращивании модулей объединяются линии шины управления S_1 , S_0 , PUP , $\overline{FE}$, T , $\overline{RE}$, $\overline{OE}$ всех схем, а также выполняется соединение выходов переноса C_4 предыдущей СУАМ с входами C_0 последующей. Сигнал переноса C_0 используется в арифметической функции инкрементирования, поэтому при выборе параметров тактовых импульсов следует учитывать время прохождения переноса через все модули. Реализация каскада секций K1804BY2 представлена на рис. 2.4.

Для упрощения проектируемой системы входы $OR_3 - OR_0$ всех секций соединяются с шиной «земля», что позволяет исключить маскирование адресов, используемое в многопроцессорных системах. Вход $\overline{OE}$ управления выходной шиной $Y_{11} - Y_0$ также подключается к нулю, что фиксирует адреса СУАМ на входах ПЗУ микропрограммной памяти (МПП). Сигнал $\overline{zA}$ подключен к кнопке «сброс» и используется для перевода компьютера в состояние первоначальной загрузки при включении.

Информация с входов $D_{11} - D_0$ по сигналу $\overline{RE}$ может быть записана во внутренний регистр RGA и одновременно подана на вход мультиплексора адреса секций K1804BY2. Наличие сигнала $\overline{RE}$ расширяет формат микрокоманды еще на один разряд.




Рис. 2.6. Модуль Prim4

Для организации условных и безусловных переходов на микропрограммном уровне в состав блока микропрограммного управления включается ПЗУ 556РТ14 (согласно варианту задания). Основное назначение данного модуля состоит в управлении источниками адреса микропрограммной памяти в СУАМ. В соответствии с поставленной целью в ПЗУ выбираются две соседние ячейки: четная и нечетная, адреса которых конкретизируются младшей адресной линией A_0 . Например, $XXXX0$ и $XXXX1$, где x – это произвольное значение бита. Как правило, в качестве адресной информации, подаваемой на вход A_0 , используется признак $СТ$, поступающий из блока обработки данных. Если в процессе вычислений признак оказался равным «1», то из ПЗУ читается нечетное слово. При этом различное информационное наполнение указанных двух ячеек позволяет переводить модуль СУАМ из одного режима формирования адресов в другой, иными словами, в системе реализуется условный переход. Если же в четной и нечетной ячейках ПЗУ хранятся одинаковые слова, то в системе выполняется безусловный переход на адрес, соответствующий считанному из ПЗУ управляющему слову.

Таким образом, включив схемы ПЗУ с модулем $Prim4$, получим обобщенную схему устройства управления, представленную на рис. 2.5.

Для управления режимом переходов используются выходы ПЗУ $Q_5 - Q_2$. Выходы Q_0, Q_1, Q_6 используются для арбитража шины адреса ветвления и должны содержать унитарную информацию. Поле адреса перехода $BR_{11} - BR_0$ находится в разрядах 65..54 регистра микрокоманды, где реализовано управление соответствующим подрегистром по схеме с тремя состояниями. Подключение данного поля к шине адреса ветвления осуществляется выходом Q_6 .

Системная функция блока ПЗУ ПНА (преобразователь начального адреса) заключается в аппаратной трансляции полей КОП и Mod в начальный адрес микропрограммы, соответствующей выполняемой команде. Сформированный начальный адрес передается в модули K1804ВУ2 по шине данных $D_{11} - D_0$ на внутренний мультиплексор и далее на выходы $Y_{11} - Y_0$, соединенные со входами микропрограммного ПЗУ.

Блок ПЗУ ПА – это преобразователь адреса, который функционирует аналогично ПНА. Однако его входная шина используется для приема вектора запросов на прерывание, поступающих от портов ввода-вывода K1804ИРЗ. При этом каждому конкретному вектору в соответствие ставится адрес микропрограммы обработки прерывания, имеющего наивысший приоритет среди запросов, составляющих данный вектор. Выполнение соответствующей микропрограммы, как правило, сопровождается переходом к подпрограмме, расположенной в ОЗУ, что позволяет обслуживать практически любое количество портов.




Рис. 2.7. Схема устройства управления

Функция опроса системы прерываний чаще всего выполняется после выполнения очередной команды компьютера. При этом каждая микропрограмма, соответствующая команде высокого уровня, последней микрокомандой должна иметь микрокоманду перехода к опросу системы прерываний (ПА). Выполнение программы обработки прерываний всегда завершается командой передачи управления микропрограмме «Выборка команды».

Кнопка «Сброс» внешним монтажом подключена ко входу $\overline{zA}$, обеспечивающему при подаче нулевого уровня переход к нулевой ячейке МПП. При этом в компьютере отрабатывается процедура тестирования внутренних схем и интерфейса, после чего выполняется переход к выполнению микропрограммы «Загрузчик».

Интегрирование блока микропрограммного управления в единый модуль компьютера приводит к интеграции в блок, представленный на рис. 2.6.




Рис. 2.8. Схема модуля устройства управления

При реализации сброса в автоматическом режиме следует помнить, что время действия сигнала zA должно быть достаточным для протекания переходного процесса в комбинационной части СУАМ (элементы И и инкрементор СМК), а также достаточным для записи нуля в регистр счетчика микрокоманд. При этом чтение нуля на входы МПП реализуется по стандартному алгоритму.

2.3. Разработка системы ввода-вывода данных

В данном проекте используется подключение к микро-ЭВМ внешних носителей информации. Обмен информацией ведется через порты ввода-вывода. В структуре микро-ЭВМ выделено 8 портов ввода-вывода.

Система портов строится на основе регистров K1804ИРЗ. Данная микросхема представляет собой 8-разрядный параллельный двунаправленный регистр, предназначенный для организации порта ввода/вывода данных в микро-ЭВМ. Назначение выводов ИМС K1804ИРЗ дано в таблице 2.1. Условно - графическое обозначение ИМС представлено на рисунке 2.7.

Таблица 2.1. Назначение входов и выходов K1804ВРЗ

Обозначение	Номер контакта	Назначение вывода
DA(7-0)	26,27,28,1,2,3,6,7	Двунаправленная 8-ми разрядная шина данных
DB(7-0)	18,17,16,15,14,13,10,9	Двунаправленная 8-ми разрядная шина данных
FRI, FSI	12,4	Входы обнуления триггеров
WRR, WRS	20,24	Входы синхронизации записи в RGR и RGS
ECR, ECS	21,23	Входы разрешения записи данных в RGR и RGS
EDA, EDB	25,19	Входы разрешения выдачи данных в DA и DB
FRO, FSO	5,11	Выходы триггеров TR и TS
Ucc	8	Напряжение питания (+5В)




Рис. 2.9. УГО K1804IP3

В состав данной ИМС входят два 8-разрядных регистра R и S , для реализации двунаправленного режима работы, а также два триггера запросов обмена TS , TR . Синхронизация работы ИМС K1804IP3 осуществляется по положительному фронту импульсов на входах ECS и ECR .

Для организации требуемого количества портов ввода/вывода требуется 8 микросхем K1804IP3. Сигнал $FS0$ от каждого порта ввода/вывода является запросом на прерывание от данного порта. Выбор определенного порта осуществляется с помощью дешифратора отдельно для портов ввода и вывода, следовательно, необходимо использовать два дешифратора открываемых с помощью различных сигналов.

Блок ввода-вывода данных представлен на рис. 2.8.

В режиме считывания из порта внешнее устройство формирует сигнал $WR=0$, указывающий на запрос от ВУ. Переход WR из «1» в «0» формирует сигнал разрешения записи в RGR через DA (7...0). При этом устанавливается сигнал запроса прерываний $FS0 = \langle 1 \rangle$. Процессор принимает сигнал запроса и формирует сигнал IOR на шине управления. Если $IOR = \langle 0 \rangle$ и адрес порта указан верно, то на вход EDA подается «1», что соответствует разрешению считывания данных из порта на ШД.




Рис. 2.10. Блок ввода-вывода данных

В режиме записи в порт процессор формирует на ШУ сигнал $IOW = \langle 0 \rangle$. На вход ECR передается $\langle 0 \rangle$, что соответствует перепаду из $\langle 1 \rangle$ в $\langle 0 \rangle$, т.к. сигнал IOW был установлен в $\langle 1 \rangle$. Подача $\langle 0 \rangle$ на вход ECR разрешает передачу данных с ШД на ВУ и в тоже время формирует сигнал $FR0 = \langle 1 \rangle$ для передачи запроса к ВУ на вход RDY . При совпадении адреса порта, на вход EDB попадает $\langle 1 \rangle$, что разрешает выдачу данных с ШД на внешнее устройство.

3. ПРОЕКТИРОВАНИЕ ВНУТРЕННЕГО ИНТЕРФЕЙСА СПЕЦКОМПЬЮТЕРА

3.1 Разработка и описание внутреннего интерфейса компьютера для реализации фаз выборки и исполнения команд

Обобщённая структурная схема может быть представлена как совокупность функциональных блоков, соединённых между собой в соответствии с требованиями интерфейсов.

В структуре проектируемого спецкомпьютера можно выделить следующие основные блоки:

- блок обработки данных (БОД);
- устройство управления (УУ);
- запоминающее устройство (ЗУ);
- устройства ввода-вывода (УВВ).

Обобщенная структура данного компьютера представлена на рисунке 3.1.

УУ является ядром проектируемого микрокомпьютера. Оно предназначено для формирования микрокоманд посылаемых в БОД, принятия соответствующего решения при анализе признаков поступающих от БОД (организация ветвления), прерывания выполнения текущей программы при возникновении прерывания от УВВ и выполнения микропрограммы обработки информации от УВВ, предназначено для управления ОЗУ и контроллером ПДП.




Рисунок 3.1 – Обобщённая структура специализированного микрокомпьютера

БОД предназначен для обработки данных, выдачи результата и признаков, сохранения данных в системе РОН. Непосредственная обработка данных выполняется в АЛУ, устройстве, входящем в состав процессора. Обработка в АЛУ осуществляется над всеми битами одновременно.

В состав ЦП также входит устройство управления выполнением программ.

Устройство управления необходимо для реализации следующих функций:

- дешифрация команды, выбираемой из памяти;
- выбор соответствующего цикла шагов;
- управление выполнением каждого шага;
- организация выполнения шагов в требуемой последовательности;
- принятие решений в соответствии с возникновением различных сигналов.

Шинные связи между компонентами блок-схемы спецкомпьютера в основном определяются фазами выборки и исполнения команд.

Принципиально фаза выборки начинается с выдачи соответствующего адреса из СЧАК (счетчик адреса команды) на шину адреса системы. При этом текущее значение счетчика определяется естественным способом формирования адресов (используется линия *INR*) или алгоритмом отработки команд перехода. Последний, очевидно, и предполагает наличие двунаправленной связи между блоком управления, ШД и входом счетчика команд. На втором шаге контроллер ОЗУ, входящий в данной структуре в блок ОЗУ, принимает адресное слово, делит его на адреса строки и столбца и передает на адресный вход памяти. Блок управления включает память в режим чтения и принимает по ШД команду (или только ее первый байт) в свой внутренний регистр команд *RG K*. На этом фаза выборки завершается.

Фаза исполнения включает в себя четыре шага. На первом шаге осуществляется декодирование кода операции и распознавание общей длины управляющего слова. В результате выясняется последовательность действий, необходимая для выполнения преобразований и, если требуется, с использованием системной шины дочитывается оставшаяся часть команды.

На втором шаге совместные действия БУ (или БМУ – блока микропрограммного управления) и БОД позволяют сформировать адреса операндов и передать считанные данные во внутренние регистры БОД для обработки.

Третий шаг – это преобразование данных с учетом кода операции. При этом БМУ формирует сигналы управления для БОД и определяет характер действий, необходимых для получения результата. Арифметико-логическое устройство на основе сформированного результата формирует признаки (или флаги), которые передаются в устройство управления и далее используются для ветвления вычислительного процесса.

На четвертом шаге осуществляется запись результата в ОЗУ или другой приемник в соответствии с алгоритмом отработки текущей команды. Последней микрооперацией фазы исполнения является микрооперация инкрементирования счетчика команд, после чего блок управления вновь реализует фазу выборки.

Для формирования более подробной блок-схемы компьютера выделим из блока управления регистр команды (*RG K*) в виде отдельной структурной компоненты и разместим в нем команду первого формата, например *I₁*. При этом, устанавливая связи между *RG K*, блоками и модулями системы,

добиваемся логического объединения воедино формата команды, аппаратных средств и принципа функционирования неймановской архитектуры (см. рисунок 3.2). В приведенной структуре поля команды КОП и *mod* передаются на вход управляющего автомата и определяют механизм адресации операндов и алгоритм их преобразования. Блок управления при этом формирует сигналы микрокоманды *I* для БОД, УВВ и ОЗУ, а на свой вход принимает дополнительно признаки результата от процессора и сигналы квитирующих пар от УВВ. Адрес регистра РЗУ процессора определяет необходимость выделения в БОД входной адресной шины *A*, разрядность которой должна быть равна разрядности поля *R_j*. Иными словами, считаем, что процессор имеет 16 РОН, а поле адреса – длину 4 бита.

3.2. Разработка интерфейса спецкомпьютера для обработки прерываний от схем ввода-вывода

Система прерываний предназначена для прерывания программы пользователя, если возникло прерывание от внешних устройств, либо внутреннее прерывание. Каждое прерывание имеет свой приоритет, что обуславливает выполнения того прерывания, которое имеет наивысший приоритет, когда прерываний возникает несколько. Система прерываний должна реализовывать данный аспект. Также система прерываний должна поддерживать выполнение пользовательской программы, если прерываний не поступает, т.е. можно сказать, что пользовательская программа имеет низший приоритет. Система прерываний также должна обеспечивать загрузку на выполнение микропрограммы обслуживающей то прерывание, которое необходимо обслужить в данный момент.

При проектировании данного спецкомпьютера, необходимо реализовать систему прерываний вида 2/12-15, т.е. двухуровневую систему пятнадцати прерываний, двенадцать из которых являются прерываниями от портов ввода/вывода и три внутренних прерываний. Можно выделить следующие уровни прерываний: прерывание от пользовательской программы (имеет низший приоритет), прерывания от портов ввода/вывода и внутренние прерывания (имеют высший приоритет).

В разрабатываемой системе количество прерываний 15, поэтому для организации выделения прерывания с высшим приоритетом требуется ПЗУ с разрядностью адреса – 15 и данных – 12 (разрядность адреса микропрограммы). Так как имеется ПЗУ 556РТ14, разрядность адреса которого – одиннадцать, а данных – четыре, то требуется три таких микросхемы.

Функция опроса системы прерываний чаще всего выполняется после выполнения очередной команды компьютера. При этом каждая микропрограмма, соответствующая команде высокого уровня, последней

микрокомандой должна иметь микрокоманду перехода к опросу системы прерываний (ПА).

Входная шина ПЗУ ПА (преобразователя адреса) используется для приема вектора запросов на прерывание, поступающих от портов ввода–вывода K1804ИРЗ. При этом каждому конкретному вектору в соответствие ставится адрес микропрограммы обработки прерывания, имеющего наивысший приоритет среди запросов, составляющих данный вектор. Выполнение соответствующей микропрограммы, как правило, сопровождается переходом к подпрограмме, расположенной в ОЗУ, что позволяет обслуживать практически любое количество портов.

Если код поступивший на ПА равен нулю (прерываний нет), то ПА выдаст адрес микропрограммы, отвечающей за загрузку следующей макрокоманды из ОЗУ в регистр макрокоманд и начало выполнения микропрограммы соответствующей коду операции (КОП) находящегося в данный момент в регистре макрокоманд, т.е. при отсутствии прерываний процесс выполнения пользовательской программы продолжается.

В последней микрокоманде каждой макрокоманды должен содержаться соответствующий адрес для ПЗУ ветвлений в УУ, чтобы на его выходе бит, идущий на вход $\overline{OE}$ ПА, был установлен для разрешения выдачи адреса микропрограммы обработки прерывания.

3.3 Проектирование внутреннего интерфейса для выполнения алгоритмов ветвления вычислительного процесса

Для организации условных и безусловных переходов на микропрограммном уровне в состав блока микропрограммного управления включается стандартное ПЗУ, организация которого базируется на применении БИС K1804ВУ2 (см. рисунок 2.8).

Центральной частью блока, очевидно, является схема УПМ, позволяющая отрабатывать ряд сложных алгоритмов при управлении адресами. При этом вход схемы $\overline{OE}$ в данном проекте технологически устанавливается в «0» с тем, чтобы выходы Y всегда передавались бы на шину адреса МПП. Считанная из МПП микрокоманда располагается в разрядах RGMk и используется для формирования ШУ спецкомпьютера

В качестве носителей входных сигналов в БМУ, проектируемом на основе БИС K1804ВУ4, используются семь линий схемы: вход $\overline{CS}$, принимающий условие СТ от БОД, вход CCE, выполняющий функцию разрешения анализа условия при наличии единицы на входе (в нашем случае $CCE = 0$), вход $\overline{RLD}$ – разрешение записи в RGA\Сч и четырехразрядная шина инструкции I3-I0. Таким образом, в УПМ выполняется 16 видов переходов в соответствии с информацией, содержащейся в 32 ячейках встроенного ПЗУ управления.

3.4. Проектирование системы ПДП и интерфейса связи канала и ОЗУ компьютера

Система прямого доступа к памяти позволяет осуществить непосредственный обмен данными между памятью и периферийными устройствами под управлением контроллера ПДП без участия БОД, что позволяет повышать скорость выполнения обмена.

Устройство, осуществляющее управление передачей данных при ПДП, называется контроллером ПДП и выполняет следующие функции: управление шиной адреса, управление передачей данных, формирование адреса, подсчет числа слов, управление режимов передачи. Контроллер ПДП должен передавать соответствующий адрес на шину адреса памяти и вырабатывать сигналы управления передачей данных между памятью и устройством ввода/вывода. Контролер ПДП должен содержать указатель адреса, который формирует адрес ячейки памяти, из которой считываются или в которую записываются очередное слово передаваемых данных. Содержимое этого указателя должно увеличиваться или уменьшаться после передачи очередного слова данных. Перед началом передачи данных в контроллер ПДП поступают информация о числе передаваемых слов и начальный адрес. Во время передачи данных контроллер ПДП должен осуществлять контроль числа переданных слов и закончить передачу по достижении заданного числа слов. Таким образом, контроллер ПДП должен содержать схему управления режимом передачи, которая определяет направление потока данных, способ определения конца передачи и т. д.

Восьмиразрядный счетчик адресов ПДП КМ1804ВУ6 предназначен для использования в контроллерах ПДП. Основные функции адресного генератора ПДП заключается в формировании последовательности адресов ячеек памяти при передаче данных в память или из нее, в подсчет числа передаваемых слов и формировании соответствующего сигнала по завершении передачи данных.

УГО КМ1804ВУ6 представлено на рис. 3.1.

Назначение выводов микросхемы КМ1804ВУ6 показано в таблице 3.1.

Таблица 3.1 – Описание схемы КМ1803ВУ6

Обозначение	Назначение
<i>D(0-7)</i>	Двунаправленная шина данных, используется для ввода/ вывода информации
<i>A(0-7)</i>	Выход адреса, предназначен для вывода информации из счетчика адреса
<i>OEA</i>	Вход разрешения выдачи адреса
<i>I(0-2)</i>	Вход инструкции, определяет одну из восьми инструкций адресного генератора ПДП
<i>ACI</i>	Входной перенос счетчика адреса

Продолжение таблицы 3.1

Обозначение	Назначение
<i>ACO</i>	Выходной перенос счетчика адреса
<i>WCI</i>	Входной перенос счетчика слов
<i>WCO</i>	Выход переноса слов
<i>DON</i>	Выход индикации конца передачи. Наличие единицы на этом выходе определяет окончание передачи данных в трех режимах управления




Рис. 3.1. Микросхема КМ1804ВУ6

Адресный генератор ПДП К1804ВУ6 имеет следующую особенность: возможность наращивания для получения адреса любой разрядности, кратной восьми

Функционирование системы ПДП осуществляется посредством шести разрядов от УУ. Сигнал *DON* идет на мультиплексор признаков в УУ, как признак окончания работы системы ПДП.

Так как разрядность адреса ОЗУ разрабатываемого спецкомпьютера составляет двадцать бит, то при создании системы ПДП необходимо использовать три микросхемы 1804ВУ6.

4. РАЗРАБОТКА МИКРОПРОГРАММНОГО ОБЕСПЕЧЕНИЯ

4.1. Формат микрокоманды. Микропрограммная интерпретация команд языка компьютера

В разрабатываемом спецкомпьютере используются макрокоманды и микрокоманды. Макрокоманды вводятся пользователем и определяют программу. Каждой макрокоманде в данном спецкомпьютере ставится в соответствие микропрограмма, состоящая из микрокоманд. Все микропрограммы находятся в микропрограммной памяти (ПЗУ) и вводятся разработчиком. Микропрограммы могут быть изменены за счет возможности перепрошивки микропрограммной памяти. Это обуславливает гибкость разрабатываемого спецкомпьютера. Каждая макрокоманда состоит из кода операции (КОП) и полей операндов. КОП предназначен для кодирования макрокоманд. КОП поступает в ПНА в качестве адреса ПЗУ, в котором по данному адресу расположен адрес начала микропрограммы, соответствующей данной макрокоманде. Данная микропрограмма обуславливает выполнение требуемой макрокоманды.

Разработка формата микрокоманды представлена в таблицах 4.1 – 4.4.

Таблица 4.1 – Управление ОЗУ

Биты в RGMk	Название	Назначение
0	W_{CAS}	Вход стробирования адреса столбца ОЗУ
1	W_{RAS}	Вход стробирования адреса строки ОЗУ
2	sA	Выбор адреса строки/столбца в ОЗУ
3	$A \setminus R$	Выбор режимов регенерации или обращения к ОЗУ
4	$\bar{W} \setminus R$	Запись/чтение из ОЗУ
5	Sw	Активация ПЗУ

Таблица 4.2 – Управление блоком обработки данных

Биты в RGMk	Название	Назначение
1	2	3
6-9	$\overline{EZ}, \overline{EN}, \overline{EV}, \overline{EC}$	Входы разрешения записи меток C, Z, N, V в регистр состояния программ (RGM) K1804BP2
10	$\overline{CEM}$	Вход разрешения записи в RGM K1804BP2
11	$\overline{CEN}$	Вход разрешения записи в RGN K1804BP2
12	$\overline{OECT}$	Вход разрешения вывода информации на шину CT K1804BP2
13	$\overline{OEY}$	Вход разрешения вывода информации по шине $Y (C, Z, N, V)$ K1804BP2
14	$\overline{SE}$	Вход разрешения сдвига в K1804BP2
15-27	$I_0 - I_{12}$	Сигналы управления функцией СУСС K1804BP2
28-36	$I_0 - I_8$	Сигналы управления функцией МПС K1804BC2

Окончание таблицы 4.2

1	2	3
37	$\overline{OEY}$	Управление выходной шиной Y в МПС K1804BC2
38-41	$A_0 - A_3$	Адрес регистра в МПС K1804BC2 по каналу А
42-45	$B_0 - B_3$	Адрес регистра в МПС K1804BC2 по каналу В
46	$\overline{EA}$	Выбор источника операндов для входа R АЛУ
47	$\overline{WE}$	Вход разрешения записи в РЗУ
48	s_0	Управление коммутаторами адресов каналов А и В
49	$\overline{OE}$	Управление выдачей адреса из RGA на ША

Таблица 4.3 – Управление СУАМ

Биты в RGMk	Название	Назначение
50	$\overline{RE}$	Разрешение записи с шины D во внутренний регистр адреса
51-54	$P_0 - P_3$	Часть адреса управляющего слова в ПЗУ
55-66	$BR_0 - BR_{11}$	Выводы явного указания адреса перехода

Таблица 4.4 – Управление блоком ввода/вывода данных

Биты в RGMk	Название	Назначение
67	$\overline{IOW}$	Разрешение записи в порты ввода/вывода
68	$\overline{IOR}$	Разрешения чтения из портов ввода/вывода

В таблицах 4.5 – 4.8 представлены микропрограммы операций *move*, *jmp*, *jz* для различных типов адресации. В таблице 4.9 представлена микропрограмма формирования частного от деления двух целых чисел больших нуля ($D_m < D_t$) по методу с восстановлением остатка. Микрокоманды обращения к памяти пропущены.

Команда безусловного перехода, при использовании непосредственной адресации, требует лишь записи в регистр СчАК, который для упрощения предполагается разместить в РЗУ. При этом адрес перехода выставлен на шину данных регистром команды. Будем считать, что СчАК – это регистр с последним номером в РЗУ, то есть 1111.

4.2 Разработка микропрограмм арифметических операций

На рисунке 4.1 приведена блок-схема алгоритма *Div*.




Рис. 4.1 – Блок-схема алгоритма *Div*

При выборке очередной команды для фиксации адреса перехода, находящегося в СЧАК, на следующий такт времени используется внутренний регистр блока обработки данных *RGA*. Этот регистр подключен к выходу АЛУ, поэтому он должен быть настроен на выдачу необходимого адреса. При этом на вход $\overline{OE}$ регистра *RGA* подается нулевой потенциал.

На микропрограммном уровне условный переход реализуется задействованием СУСС 1804BP2. Нулевой потенциал на входе $\overline{CEN}$ разрешает запись признаков во внутренний регистр *RGN*. При этом код операции $I_{12}-I_0$ задается таким образом, чтобы выход СТ показывал значение нужного признака. Данный выход подключен к младшему разряду адреса ПЗУ микропрограммного управления. Для реализации ветвления тут используется различное информационное наполнение соседних ячеек ПЗУ. При наличии единичного значения признака читается нечетная ячейка, которая содержит управляющую информацию, необходимую для выборки следующей команды по адресу перехода.

Таблица 4.5

№	K1804BY2 (БМУ)			БОД	K1804BC2 (БОД)					K1804BP2 (БОД)				
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE} \ s_0$	$\overline{WE} \ \overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE} \ \overline{OEY} \ \overline{OECT}$	$\overline{CEN} \ \overline{CEM}$	$\overline{EZ} \ \overline{EN} \ \overline{EV} \ \overline{EC}$	
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6	
Команда <i>move R1, tet</i> (прямая адресация)														
N.	Переход к адресации памяти, запись адреса строки/столбца													
N+1.	Загрузка слова с шины данных в R1													
	X		1	10	01	X	X	0	217 ₈	0 ₈	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGK \ A$ $RGK \ B$	Запись в РЗУ вкл.; $R=DA$	Из $RG \ K$ [23..20] $B=R1$	$A=X$	$Y_{MPC} = \text{раб.}$ реж.	$R=D$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	
Команда <i>move R1, const</i> (непосредственная адресация)														
N.	Загрузка слова с шины данных в R1													
	X		1	10	01	R1	X	0	217 ₈	0 ₈	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGK \ A$ $RGK \ B$	Запись в РЗУ вкл.; $R=DA$	Из $RG \ K$ [23..20] $B=R1$	$A=X$	$Y_{MPC} = \text{раб.}$ реж.	$R=D$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	

Таблица 4.6

№	К1804ВУ2 (БМУ)			БОД	К1804ВС2 (БОД)					К1804ВР2 (БОД)				
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE} s_0$	$\overline{WE} \overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE} \overline{OEY} \overline{OECT}$	$\overline{CEN} \overline{CEM}$	$\overline{EZ} \overline{EN} \overline{EV} \overline{EC}$	
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6	
Команда <i>move R1, R2</i> (регистровая адресация)														
N.	Чтение из R2													
	X		1	10	10	X	X	0	217 ₈	0 ₈	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGK A$ $RGK B$	Запись в РЗУ выкл.; $R=A$	Из RG K [23..20] $B=R1$	Из RG K [19..16] $A=R2$	$Y_{MPC} = R_{off}$	$R=R1$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	
N+1.	Запись в R1													
	X		1	10	00	X	X	0	217 ₈	0 ₈	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGK A$ $RGK B$	Запись в РЗУ вкл.; $R=A$	Из RG K [23..20] $B=R1$	Из RG K [19..16] $A=R2$	$Y_{MPC} =$ раб. реж.	$R=R1$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	
Команда <i>jmp label</i> (непосредственная адресация)														
N.	Загрузка константы <i>label</i> в СчАК (R15) с шины данных													
	X		1	11	01	1111	X	0	217 ₈	0 ₈	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=15$	$A=X$	$Y_{MPC} =$ раб. реж.	$R=D$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	

Таблица 4.7

№	К1804ВУ2 (БМУ)			БОД	К1804ВС2 (БОД)					К1804ВР2 (БОД)			
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE} s_0$	$\overline{WE} \overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE} \overline{OEY} \overline{OECT}$	$\overline{CEN} \overline{CEM}$	$\overline{EZ} \overline{EN} \overline{EV} \overline{EC}$
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6
Команда <i>jz label</i> (непосредственная адресация)													
N.	Проверка признака Z (выход СТ = Z)												
	X		0	10	11	X	X	1	X	4 ₈	110	01	1111
	N+2	z=1, CMK. z=0, RGA		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ выкл.; $R=DA$	$B=X$	$A=X$	$Y_{MPC} = R_{off}$	X	$CT=NZ$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= \text{раб. реж.}$	Запрет RGM , RGN вкл.	Запрет записи признаков в RGM
N+1.	Загрузка константы <i>label</i> в СчАК (R15) с шины данных												
	X		1	11	01	1111	X	0	217 ₈	0 ₈	111	11	1111
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=15$	$A=X$	$Y_{MPC} =$ раб. реж.	$R=D$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM
N+2.	Микропрограмма выборки следующей команды												

Таблица 4.8

№	K1804BY2 (БМУ)			БОД		K1804BC2 (БОД)					K1804BP2 (БОД)				
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE}$ s_0	$\overline{WE}$ $\overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE}$ $\overline{OEY}$ $\overline{OECT}$	$\overline{CEN}$ $\overline{CEM}$	$\overline{EZ}$ $\overline{EN}$ $\overline{EV}$ $\overline{EC}$		
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6		
Команда <i>move R1, [R2]+offset</i> (относительная адресация)															
N.	Запись в R2 в R1														
	X		1	00	00	X	X	0	217 ₈	0 ₈	111	11	1111		
		CMK		$Y_{RGA} = R_{off}$ $RGK A$ $RGK B$	Запись в РЗУ вкл.; $R=A$	Из $RG K$ [23..20] $B=R1$	Из $RG K$ [19..16] $A=R2$	$Y_{MPC} = 6_{кл.}$	$R=R1$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM		
N+1.	Выполнение операции $[R1]+offset$ и запись результата в RGA														
	X		1	00	11	X	X	0	206 ₈	X	111	11	1111		
		CMK		$Y_{RGA} = R_{off}$ $RGK A$ $RGK B$	Запись в РЗУ выкл.; $R=DA$	Из $RG K$ [23..20] $B=R1$	$A=X$	$Y_{MPC} = 6_{кл.}$	$R=DA$ $S=R1$ $F=R+S+C_0$ $F \rightarrow Y$	$I=X$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM		
N+2.	Запись из RGA на ША и переход к адресации ОЗУ														
	X		1	10	11	X	X	0	X	X	111	11	1111		
		CMK		$Y_{RGA} =$ раб. реж. $RGK A$ $RGK B$	Запись в РЗУ выкл.; $R=DA$	$B=X$	$A=X$	$Y_{MPC} = 6_{кл.}$		$I=X$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM		
N+3. N+4.	Запись адреса столбца/строки ОЗУ														
N+5.	Чтение слова с ШД и его запись в R1														
	X		1	10	01	X	X	0	217 ₈	0 ₈	111	11	1111		
		CMK		$Y_{RGA}=R_{off}$ $RGK A$ $RGK B$	Запись в РЗУ вкл.; $R=DA$	Из $RG K$ [23..20] $B=R1$	$A=X$	$Y_{MPC} = 6_{кл.}$	$R=D$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM		

Таблица 4.9

№	K1804BY2 (БМУ)		БОД		K1804BC2 (БОД)					K1804BP2 (БОД)				
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE} s_0$	$\overline{WE} \overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE} \overline{OEY} \overline{OECT}$	$\overline{CEN} \overline{CEM}$	$\overline{EZ} \overline{EN} \overline{EV} \overline{EC}$	
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6	
Команда <i>div</i> (деление, ДМ < ДТ)														
N.	Запись делителя с шины данных в регистр RG0													
	X		1	10	01	0000	X	0	217 ₈	0 ₈	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=0$ (ДТ)	$A=X$	$Y_{MPC} = 6_{KЛ}$	$R=D$ $F=R+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	
N+1.	Запись делимого с шины данных в регистр RG1													
	X		1	10	01	0001	X	0	217 ₈	X	111	11	1111	
N+2.	Запись числа циклов деления с шины данных в регистр RG4													
	X		1	10	01	0100	X	0	217 ₈	X	111	11	1111	
N+3.	Запись нуля в регистр частного RG3													
	X		1	10	01	0011	X	0	21 ₈	X	111	11	1111	
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=X$	$A=X$	$Y_{MPC} = 6_{KЛ}$	$F=0000$	$I=X$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM	
N+4.	Проверка делителя на равенство нулю: RG0 RG0 и переход по z													
	N+11 (End)		0	10	10	0000	0000	0	36 ₈	5 ₈	110	01	1111	
		$RGMk$ $z=0,$ CMK $z=1$		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ выкл.; $R=A$	$B=0$	$A=0$	$Y_{MPC}=$ $6_{KЛ}.$	$R=R_0$ $S= R_0$ $F=RvS$ $F \rightarrow B$	$CT=\overline{z}$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= 6_{KЛ}.$	Запрет $RGM,$ RGN вкл.	Запрет записи признаков в RGM	

Продолжение таблицы 4.9

№	K1804BY2 (БМУ)			БОД	K1804BC2 (БОД)					K1804BP2 (БОД)			
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE} s_0$	$\overline{WE} \overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE} \overline{OEY}$ $\overline{OECT}$	$\overline{CEN} \overline{CEM}$	$\overline{EZ} \overline{EN} \overline{EV} \overline{EC}$
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6
N+5.	Сдвиг регистра делимого $RG1$ влево на 1 разряд												
	X		1	10	01	0001	X	0	410_8	0_8	110	01	1111
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=1$ (Дм)	$A=X$	$Y_{MPC} = 6K/L$	$S=B$ $F=S+C_0$ $2F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= \text{вкл.}$	Запрет RGM , RGN вкл.	Запрет записи признаков в RGM
N+6.	Сдвиг регистра частного $RG3$ влево на 1 разряд												
	X		1	10	01	0011	X	0	411_8	0_8	110	11	1111
N+7.	$RGQ = RG \text{ Дм} - RG \text{ Дт}$ и переход по знаку результата												
	N+10		0	10	01	0001	0000	0	220_8	4037_8	110	01	1111
	адрес перехода	$F3=1$ CMK, $F3=0$ $RGMk$		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=1$	$A=0$	$Y_{MPC} = 6K/L$	$R=A$ $S=B$ $F=S-R-1+$ $+C_0$ $F \rightarrow Q$	$CT=\overline{F3}$ $C_0=1$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= \text{вкл.}$	Запрет RGM , RGN вкл.	Запрет записи признаков в RGM
N+8.	Инкремент регистра частного $RG3$												
	X		1	10	01	0011	X	0	210_8	X	110	11	1111
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=3$	$A=X$	$Y_{MPC} = 6K/L$	$S=B$ $F=S+C_0$ $F \rightarrow B$	$I=X$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT= \text{вкл.}$	Запрет RGM , RGN	Запрет записи признаков в RGM

Окончание таблицы 4.9

№	K1804BY2 (БМУ)			БОД	K1804BC2 (БОД)					K1804BP2 (БОД)			
	$BR_{11}..BR_0$	$P_3..P_0$	$\overline{RE}$	$\overline{OE} s_0$	$\overline{WE} \overline{EA}$	$B_3..B_0$	$A_3..A_0$	$\overline{OEY}$	$I_8..I_0$	$I_{12}..I_0$	$\overline{SE} \overline{OEY}$ $\overline{OECT}$	$\overline{CEN} \overline{CEM}$	$\overline{EZ} \overline{EN} \overline{EV} \overline{EC}$
	66..55	54..51	50	49 48	47 46	45..42	41..38	37	36..28	27..15	14 13 12	11 10	9 8 7 6
N+9.	Пересылка содержимого регистра RGQ в $RG1$												
	X		1	10	01	0001	X	0	211_8	X	110	01	1111
		CMK		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=1$ (ДМ)	$A=X$	$Y_{MPC} =$ вкл.	$S=Q$ $F=S+C_0$ $F \rightarrow B$	$I=X$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT = \text{вкл.}$	Запрет RGM , RGN вкл.	Запрет записи признаков в RGM
N+10.	Декремент $RG4$ и переход по признаку z												
	N+5		0	10	01	0100	X	0	220_8	5_8	110	01	1111
	адрес перехода	$z=0$ CMK, $z=1$ $RGMk$		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=4$	$A=X$	$Y_{MPC} =$ вкл.	$R=0$ $S=B$ $F=S-R-1+$ $+C_0$ $F \rightarrow B$	$CT=\overline{z}$ $C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT = \text{вкл.}$	Запрет RGM , RGN вкл.	Запрет записи признаков в RGM
N+11.	Останов												
	X		1	10	01	0011	0011	1	210_8	0_8	111	11	1111
		RGM k		$Y_{RGA}=R_{off}$ $RGMk A$ $RGMk B$	Запись в РЗУ вкл.; $R=DA$	$B=3$	$A=3$	$Y_{MPC} =$ вкл.	$S=B$ $F=S+C_0$ $F \rightarrow B$	$C_0=0$	$SL, SR = R_{off}$ $Y_{BP2}=R_{off}$ $CT = R_{off}$	Запрет RGM, RGN	Запрет записи признаков в RGM

ЗАКЛЮЧЕНИЕ

В ходе проектирования микроЭВМ предъявлялись требования, изложенные в задании.

Семейство микропрограммируемых устройств К1804 позволяет создавать системы с микропрограммным управлением на базе быстродействующих БИС. Эти устройства выполняют как операции условного перехода к подпрограмме, т. е. по адресу, извлекаемому из определенного источника, так и операции условного возврата из неё.

В данном курсовом проекте были рассмотрены основные принципы организации и функционирования микропроцессорных устройств с разрядно-модульной организацией. Был спроектирован спецкомпьютер на комплекте интегральных схем К1804. Данный компьютер отвечает стандартным нормам и содержит в себе основные блоки, которые должны быть у компьютеров данного класса.

ЛИТЕРАТУРА

1. Кобяк И. П. Спецкомпьютер с неймановской базовой архитектурой. Мн. БГУИР, 2013.
2. Кобяк И. П. Основы проектирования компьютерных устройств. Мн. БГУИР, 2008.
3. Баранов В. В., Бекин Н. В., Гордонов А. Ю. и др.; Под редакцией А. Ю. Гордонова и Ю. Н. Дьякова. Полупроводниковые БИС запоминающих устройств: Справочник – М.: Радио и связь, 1986.
4. Хвощ С. Т., Варлинский Н. Н., Попов Е. А.; Под редакцией Хвоща С. Т. Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник – Л.: Машиностроение. Ленингр. отд-ние, 1987.
5. Кобяк И. П. Архитектура компьютерных систем: Методическое пособие в 2 ч – Мн.: БГУИР, 2001.

ПРИЛОЖЕНИЕ А
(обязательное)

Спецкомпьютер.
Схема электрическая структурная

ПРИЛОЖЕНИЕ Б
(обязательное)

Блок обработки данных.
Схема электрическая принципиальная

ПРИЛОЖЕНИЕ В
(обязательное)

Спецкомпьютер.
Ведомость документов